(资料图片)
去年三星在 SEDEX 2022 上，就介绍了一种称为 "BSPDN（背面供电网络）" 的技术，用于未来的 2nm 芯片上。据称，2nm 工艺应用 BSPDN，经过后端互联设计和逻辑优化，可以解决 FSPDN 造成的前端布线堵塞问题，将性能提高 44%，功率效率提高 30%。
据 The Elec报道，三星最近在 VLSI 研讨会上，公布了最新的 BSPDN 研究成果。三星还解释了 BSPDN 如何提高电能的利用率，并解决互联瓶颈和成本等问题，同时还有 BSPDN 所面临的技术挑战，比如拉伸应力会导致金属层与 TSV 电极（硅通孔）分离，需要降低 TSV 的高度或加宽其宽度来解决这一问题。三星表示，BSPDN 相比 FSPDN（前端供电网络）的面积减小了 14.8%，具体来说，三星在两个 Arm 电路中分别实现了 10.6% 和 19% 的面积缩减，以及缩短了 9.2% 的布线长度。面积减小的好处是，有更多的空间添加晶体管，从而提高整体性能。布线长度缩短可以降低电阻，允许更大的电流通过，减少了功率的损失，从而改善功率传输。新的 BSPDN 方法还没有被三星的晶圆代工厂所采用，且三星也并非第一个开发背面供电技术的企业，不过是第一个公开创新方法结果。
近期英特尔也介绍了开发中的 PowerVia 技术，计划在 Intel 20A 制程节点首次引入。这是英特尔独有的、业界首个背面供电网络，通过消除晶圆正面供电布线需求来优化信号传输。按照英特尔的说法，背面供电可以让晶体管供电的路径变得非常直接，可以减少信号串扰，降低功耗，将平台电压降低优化 30%。另一方面，背面供电解决了晶体管尺寸不断缩小带来的互连瓶颈，实现了 6% 的频率增益和超过 90% 的标准单元利用率。标签：
